. 9日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A) 平1-102498

<pre>⑤Int.Cl.</pre>	4	識別記号	庁内整理番号		43公開	平成1年(19	89)4月20日
G 09 G G 01 M G 02 F	3/36 11/00 1/133	3 2 6 3 2 8	8621-5C T-2122-2G 7370-2H				
# G 01 R H 01 L	31/00 27/12		7370-2H 7905-2G A-7514-5F	審査請求	未請求	発明の数 1	(全9頁)

図発明の名称 アクティブマトリックス基板の試験方法

②特 願 昭62-260539

20出 頭 昭62(1987)10月15日

⑫発 明 者 田 辺 英 三

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

⑪出 願 人 富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

砂代 理 人 弁理士 山口 巌

明福音

発明の名称 アクティブマトリックス基板の試験方法

2. 特許請求の範囲

1) 行列状に配列された画素ごとに設けられた画素 電極と行、列いずれか一方向に並んだ菌素電極に 対して共通に設けられた走査電極との間に表示阻 動素子が西案ごとに接続されたアクティブマトリ ックス基板を試験する方法であって、基板内の他 方向に並ぶ西素電極にそれぞれ対応して試験用表 示索子を設けてなる試験用表示手段と該他方向に 並ぶ画素電極のそれぞれと同時に回路的に結合可 能な菌素電極結合手段とを用い、基板上の菌素電 極、表示駆動素子および走査電極の各直列回路に 対して西索電極結合手段および試験用表示手段の 各試験用表示素子を直列に接続して西素電極結合 手段を他方向に並ぶ各面素電極と同時に結合した 状態で所定の試験電圧を加え、試験用表示手段内 の各試験用表示素子が示す表示状態から他方向に 並ぶ各面素を同時に試験するとともに面素電極箱 合手段の他方向に並ぶ函業電極との結合状態を前記一方向にずらせながら基板内の全画業を試験し うるようにしたことを特徴とするアクティブマト リックス基板の試験方法。

4) 特許請求の範囲第1項記載の試験方法において、 試験用表示手段の試験用表示素子が基版例の各面 素とほぼ同構造に構成されることを特徴とするア クティブマトリックス基版の試験方法。

5) 待許請求の範囲第1項記載の試験方法において、

画素電極結合手段が各画素電極と探針の接触により結合されることを特徴とするアクティブマトリ

ックス基板の試験方法。 6) 特許請求の護囲第1項配載の試験方法において、 資業電極結合手段が電極体として形成され、接電 循体を誘電体を挟んで各面素電極と対峙させるこ とにより面景電極結合手段が各面素電極と静電的 に容量結合されることを特徴とするアクティブマ

7)特許請求の範囲第5項記載の試験方法において、 誘電体として液体が用いられることを特徴とする アクティブマトリックス基板の試験方法。

トリックス基仮の試験方法。

8) 特許請求の範囲第7項記載の試験方法において、 講電体としてアルコール類が用いられることを特 徴とするアクティブマトリックス基板の試験方法。 9) 特許請求の範囲第1項記載の試験方法において、 誘電体として純水が用いられることを特徴とする アクティブマトリックス基板の試験方法。

10) 特許請求の範囲第1項記載の試験方法において、画素電極結合手段が画素電極との間の放電に

より各面素電極と結合されることを特徴とするア クティブマトリックス落板の試験方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は表示パネル装置とくに液晶表示装置の アクティブマトリックス基板の試験方法、すなわち行列状に配列された画素ごとに設けられた画素 電極と行、列いずれか一方向に並んだ菌素電極に

対して共通に設けられた走査電極との間に表示駆動者子が茜素ごとに接続されてなるアクティブマトリックス基板を試験する方法に関する。

(従来の技術)

よく知られているように表示パネル装置を大国 種化しかつ高度示密度化する上で、トランジスタ・ ダイオード、非線形素子などの表示駆動素子方式の 表示パネル装置が有利であり、比較的小田環気示パ のからその実用化が進みつつある。かかる表示パネル なで、アクティブマトリックス のからその実用化が進みつつある。かかる表示パネル なで、アクティブマトリックス はこれる表示には 2 備子素子と 3 備子素子 があり、その概要を第6 図に示す。

同図(a) は 2 遠子の表示駆動素子を組み込んだアクティブマトリックス基板の等価回路であり、行列状に配列された茜素電極10のそれぞれに付属して 2 嫡子表示駆動素子21が設けられ、図の左右方向である行方向に並んだ画素電極に対して共通に及けられた走査電極30と各画素電極10との間にこの 2 嫡子表示駆動素子21がそれぞれ接続されてい

る。 走査電極30はいわば垂直走査電極であって、れに対する水平走査電極2 は図で額線であってされたようにアクティブマトリックス基板と対向に延び向の基位をあった。 ある 直素に関示をもったはそれぞれもの 電 産産を指すればよく、これによって2 嫡子裏 不動作して 面素電極10と 水平走査電極2 との 面素で 扱って 2 嫡子裏 不動作して 面素電極10と 水平走査電極2 との あった なわれる。

同図では3端子の表示駆動素子22を組み込んだフクティブマトリックス基版の等価回路であり、この場合には垂直走査電極と水平走査電極とがともにアクティブマトリックス基版に組み込まれる。図の走査電極10とに3端子表示駆動素子22の主端子、例えば駆動素子が電界効果トランジスタである場合はそのソースとドレインがそれぞれ接続される。 量道走査電極31はいわば関御線であって、各3端

子表示駆動素子22の制御協子例えば電界効果トランジスタのゲートがこれに接続される。 表示用の駆動電圧は走産電極30ともう一方の基板側の図で 鎮線で示された平電極3との間に与えられ、垂直 走産電極31に乗せられる表示信号に応じた表示電 圧が3 端子表示駆動素子22を介して西素電極10に 加わり、これによって駆動電圧を与えた走査電極 30と表示信号を乗せた垂直走査電極31との交点に 対応する西震に表示がなされる。

2 端子、3 端子に拘らず表示駆動素子はいずれもアクティブマトリックス基版に容易に組み込みうる薄膜の素子であって、2 端子表示駆動素子には非晶質シリコンの薄膜ダイオードやMIM(金属-路縁体-金属)の薄膜素子が用いられ、3 端子表示駆動素子には非晶質や多結晶のシリコンの薄膜トランジスタが用いられ、いずれも数皿から十数皿程度の大きさとされる。

以上のようなアクティブマトリックス基板上の 西素電極、走査電極および表示駆動素子はその被 者ないしは成長のほか、相互接続用の接続限と合 が、各フォトプロセスの条件不良や精度不足によってとくに表示駆動素子周りで欠陥が発生することがある。比較的大形の表示パネル装置では、その西素が例えば 400行、640列で配列されるので、最も簡単な白黒表示の場合でも西素の総数が約25万個になり、カラー表示の場合はこの3倍とれる。一方、現在の進んだフォトプロセス技術を用いなう。 一方、現在の進んだフォトプロセス技術を用いなり、 困難なので、1枚の表示パネル装置内に数個ない し数十個の欠陥が発生することは避けられなり 別にはこの欠陥数が許容値以下のものは良い にはこの欠陥数が許容値以下のものは良と される。欠陥の種類としては表示駆動素子の短絡 欠陥が主で、断線欠陥がこれに次ぐ。

わせて数回のフォトプロセスを経て作り込まれる

このようにアクティブマトリックス基板内に若干の欠陥が発生することは今の所不可避なので、その製作に当たっては基板の完成時に必ず試験をする要がある。最も簡単な試験法は表示パネル装置に組み立ててしまってから表示試験をすることであるが、このためにはアクティブマトリックス

基板と相手方益版とを相互接着して、 それらの間に表示媒体を封入する要があるので、 組み立定 手間が掛かる上に不良が出たときには全部を廃するしかない。 従って表示パネル装置 に組み強って では、ないの良ってがマトリックス 基板単独の がにてなったがいるというの良いでは、アクティブマトリックス 基板をかかる単独の 状態で試験する従来方法の例を第7 図に示す。

とし、過小なときは断線欠陥と判定する。 1 列に並ぶ 蓄素の試験を終えたのち、可動治具 4 は図で矢印 M で示すように左右方向に移動させて、アクティブマトリックス 基板 1 上の全面素について試験が終わるまでこれを繰り返えす。

(発明が解決しようとする問題点)

ると、可動伯具の移動に必要な時間を除外しても

本発明はこの問題を解決して、アクティブマト リックス基板を短時間内に試験することができる 実用的な方法を提供することを目的とする。

(問題点を解決するための手段)

试験に必要な時間は7時間にもなる。

電視30とそれぞれ接続されている。面景電極結合 手段50は前の第8図における可動治具4と対応 ので、例えばa個のな針51を備景電極と接触 させることにより、面景電極にのの場合は他のの 可動治日具と異なり、での探針51は画景電を により、かってののでは ではより、かってのの場合は極端にの 可動治日具と異なっていて、面景電極結合段 50は可提性のリード61を介しては数用電源70の は、数用表示手段40の各は数用電源70の は、数用表示手段40の各は数用電源70の は、数用表示手段40の各は数用電源70の は、数用表示手段40の各は数用電源70の は、数用表示手段41~4a。 定套電極30、 表示 20、 面景電極10および面景電極結合 手段50からなる直列回路に加えられる。

前述のように画業電極結合手段50は探針51を介 して列方向に並ぶ各画業電極10と同時にないしは 一斉に接触結合しているので、試験電圧Vtの印加 により試験用表示手段50内の試験用表示素子41~ 40には一斉に表示がなされる。これからわかるよ 定の試験電圧を加えるようにし、この時に試験用表示手段内の各試験用表示素子が示す表示状態から他方向に並ぶ各面素を同時に試験するとともに番素電極結合手段の他方向に並ぶ面素電極との結合状態を前記一方向にずらせながら基板内の全面素を試験することによって達しられる。

(作用)

以下、第1図を参照しなから上記構成のもつ作用を説明する。第1図(a)。(a)に示されたアクティブマトリックス基板1には茜素電極10がm列。n行に行列配置されており、その一方向、図では行方向に並ぶ画素電極に共通に走査電極30が設けられ、各画素電極10と走査電極30との間には図の場合には2端子素子である表示駆動業子20がそれぞれ接続されている。

第1図(a)においてアクティブマトリックス基板 1の右側に示された試験用表示手段40は、行列の 他方向である列方向に並ぶ西素電極10に対応して n個の試験用表示素子41~4nを値え、各試験用表示素子は列方向に並ぶ西素電極10に対応する走査

うに、本発明における試験用表示手段50の試験用 表示素子41~4aはいわば列方向に並ぶ菌素のかわ りに表示を行なうもので、これら試験用表示素子 の表示の状態によって対応する西景電極に付属す る表示駆動素子の良否を特定することができる。 従って、各試験用表示素子は各画素とほぼ同構造 に構成するのが望ましく、これによって実際の西 素の表示と同じ表示を試験用表示素子にさせるこ とにより、最も実際の表示に近い条件で表示駆動 素子ないしは黄素の良否を判定することができる。 この良否の判定は実用的には目視であってよく、 西素は列方向に例えば 400個程並んでいるが、画 衆中に1個でも欠陥があった場合には、試験用表 示手段40上に並ぶ試験用表示素子の表示から簡単 に欠陥ありの旨を検出できる。もちろんこの欠陥 検出を自動化することも可能である。

以上で1列に並ぶ要素の試験が終わるので、次に第1図(4)の矢印Mで示すように要素電極結合手段50を図で縦の模様で示す位置に順次移動させて、同様の試験を扱り返えせばよい。あるいは、画素

電極結合手段50を図の綴の実験および領線の位置に設けておき、同図心に示す切換スイッチ60の被切換接点にそれらの画案電極結合手段50をそれぞれ接続し、かつ切換接点を試験用電源70の一端と接続しておいて、切換指令SSにより試験用電源と接続される画業電極結合手段50を選択させるようにすることができる。

第1回回の場合、商業電極結合手段50がその結合子として複数個の課針51を確えるのは同じであるが、これら探針51は絶縁体52により狙持されて互いに絶縁されていて、それぞれ可挽性のリーキを1を介して試験用表示手段40の各試験用度で表示者41~4nの共通電極は試験用電源70の一定変電極30に共通接続される。これにより試験用電源70の走透機30に共通接続される。これにより試験用電源70の走透機30に共通接続される。これにより試験用電源70の成態性圧Vtは走空電極30、表示駆動素子20、商業電極10、函素電極結合手段50および放射用表示手段40の各試験用表示者子41~4nに表

(実施例)

以下、第2図から第5図までを参照しながら本 景明のより具体的な実施例を説明する。.

第2図および第3図は西素電極結合手段50の面 素電極10との回路的な結合を静電的な容量結合に より行なう実施例を示すものである。第2図はこ の容量結合の要領を断固図で示すもので、図の下 低にはアクティブマトリックス基板のガラス基板 laとその表面上に設けられた西素電極10. 表示駆 動衆子20および走査電極30が示されている。図の 左右方向がアクティブマトリックス基版の列方向 であり、走査電攝30は図の前後方向である行方向 に延びているものとする。 西希電極結合手段50は 例えばガラスの板52上に列方向に延びる金属等の 結合電極53を設けた電極体であり、この結合電極 53は第3図に示したようにその幅が西衆電極10の 幅とほぼ等しくされ、かつ行方向に並べて四個段 けられている。この西衆電極結合手段50は第2図 に示すように適当なスペーサ52a を介して結合電 医53と西柔電極10との間が数十四程度になるよう

示が一斉になされ、これから列方向に並ぶ画素の 良否が判定される。 画業電極結合手段50を矢印 M の方向に順次移動させるのは同図 (a) の場合と同じ である。

以上の記載からわかるように、本発明によれば 前述の構成にいうように、基板内の他方向に並ぶ 西素電極にそれぞれ対応して試験用表示素子を設 けてなる試験用表示手段と該他方向に並ぶ画素電 種のそれぞれと同時に回路的に結合可能な画衆な 極結合手段とを設けて、基板上の画素電極、表示 駅動衆子および走査電極の各直列回路に対して西 **電電板結合手段および試験用表示手段の各試験用** 表示表子を直列に接続して西素電極結合手段を他 方向に並ぶ各面素電極と同時に結合した状態で所 定の試験な圧を加えることにより、表示パネル装 置の各試験用表示素子には列方向に並ぶ西素に対 応する妻示が一斉になされるので、それらば駿用 表示素子の表示状態から列方向に並ぶ 画素の良否 を一度に従ってごく短時間内に試験することがで き、これによって本発明の課題が解決される。

第3回に示すアクティブマトリックス基版 1 は前の第1回と同じ構成のもので、その上にm列、n行に配列された西素電極10中の列方向に並ぶn個の西素電極10はそれぞれ西索電極結合手段の結合電極53と並列的に容量結合されており、そのn個の走査電極30は図の右側に示されたは設用表示素子41~4nとそれぞれ接続されている。この実施例では試験用表示手段40内にはその各ば設用表示素子41~4nに対応してフォト

ダイオード81~8aが設けられており、これらのフ ォトダイオードはすべて直列接続され、直接電源 72の電圧により遊パイアスを掛けられている。こ の逆パイアス状態の各フォトダイオード81~8aは 試験用表示素子41~4nに表示が出たとき、それか らの光を受けて導盪される。かかるフォトダイオ - ドは例えば非晶質シリコン薄膜を用いて小形化 することができる。一方、西素電極結合手段50の 各結合電極53はその下側に示された切換スイッチ 60の被切換接点にそれぞれ接続され、その内の1 個が計算機90から切換スイッチ60に与えられる切 換指令SSに応じて試験電圧Vtを受ける切換接点と 接続される。切換スイッチ60は図の簡略化のため 接点式としたが実際には高速動作が可能なように 電子回路化される。試験用電源71はその枠内に示 されたような正負の方形波が繰り返えされる試験 軍圧Vtを発生するもので、この技形の周期を指定 するクロックパルスCPを計算機90から受けている。 この試験用電源71は試験用表示手段40の試験用表 示案子41~40の共通電極と切換スイッチ60により

選択された画素電極結合手段の結合電極53との間に上述の試験電圧Vtを印加する。

ある結合電極53が切換スイッチ60により選択さ れて試験電圧Vtを受けたとき、その下に列方向に 並ぶ西素電極10との容量結合を介して西素電極10 に試験電圧Viが掛かり、試験用表示手段40の試験 用表示素子41~4nに表示がなされる。この実施研 ではこの試験用表示素子の41~4mの表示は対応す る西景に欠陥がないとき明であって、対応するフ ォトダイオード81~8aが導通するので、選択され た箱合電極53の下のすべての西柔が良であるとき にのみ直列接続されたフォトダイオード81~8aに 電波が流れ、この電流が検出抵抗73により検出さ れて計算機90に読み込まれる。従って、計算機90 はこの電波の有無により列方向に並ぶ全面素の良 否を判定することができ、切換スイッチ60に逐次 切換指令SSを発して結合電極53を選択しながらそ れに対応する列の西衆の良否を判定して記憶する。 この実施例の場合、列方向に並ぶ画案中に欠陥が ある場合、その欠陥が1個の画素だけにあるのか

複数の画素にあるのかを区別できないが、実際には1個の列中の複数個の画素に同時に欠陥が発生する確率は非常に小さいので、実用上はよつうこれで充分である。

第4図と第5図は西素電極結合手段と西素電極

とを放電結合した実施例を示す。第4図の断面図 に見られるように西菜電極結合手段50はアクティ プマトリックス基板から数百皿程度隔でて基板と 平行に張られた金属の線ないしは条55を確え、こ の金属条55はその両端が絶縁体56によって支えら れ、基板側の西素電極10に対応した位置に小突起 55a を備える。金属条55の小突起55a と画券電極 10との間に低電圧下で放電Dが起こりうるように、 空気またはガス57の圧力が適宜に調整される。第 5 図からわかるようにこの実施例におけるアクテ ィブマトリックス基板1側の表示駆動者子はトラ ンジスタなどの3端子素子22であって、走査電極 30は列方向に並ぶ n 個の 西衆電極10に対して共通 に設けられ、行方向に並ぶ血個の画素電極に対し ては制御練電極31が設けられる。従って、茜素な 係結合手段の金属条55は行方向に a 個数けられ、 ・それぞれ切換スイッチ60の被切換接点に接続され る。試験用表示手段40にはm個の試験用度示素子 41~4mが設けられて、それぞれ走査電極30と接続 される。試験用電源70はこの試験用表示手段40の

試験用表示者子41~4mの共通電極と切換スイッチ 60の切換接点との間に接続される。n本の制御線 電極30は共通接続されて、試験用電源70の電圧の 調整抵抗74を介する部分電圧が与えられる。この 部分電圧は試験につごうのよい値に調整される。

単には目視で各面素の良否を判定でき、あるいは 写真フィルムを用いて蒸板内の全面素に対する試 験結果を記録しておくことも可能である。西常電 極結合手段と西素電腦との結合方法も実施例にお ける探針による接触結合、容量結合、放電結合の ほか、公知の結合手段を適宜利用することができ、 この結合を行ないしは列方向へずらせる手段も実 旋例における機械的方法や電気的方法のほか両方 法を併用することも可能である。また、試験電圧 の掛け方についても、表示パネル装置や表示駆動 **素子の種類によって当然異なって来ることになり、** とくに表示駆動者子が逆並列接続ダイオードによ り構成されている場合は、印加する試験電圧の極 性によって試験用表示手段の表示内容が異なって 来ることがあるので、試験電圧の犠牲ごとに試験 ないしは良否の判定をするようにすれば、断線欠 陥の方向性も区別して試験を進めることができる。

本発明では以上述べたように、行列状に配列された西素ごとに設けられた西素電極と行。列いず

(発明の効果)・

装置91に表示させることができる。計算機90は切換指令88により面素の行を切り換えながら試験を進め、試験終了時にはアクティブマトリックス基版内のすべての面素に対する試験結果が計算機90内に記憶され、かつ表示装置91上の表示として残っているので、それに基づいて試験されたアクティブマトリックス基板の良否を綜合判定することができる。

この実施例では光センサアレイに電荷替積形の ものを用い、それからの読み出しを経時的に行な うので、前の第3回の実施例よりは若干は駿速度 が落ちるが、基板内の全面素の試験結果を記憶な いしは表示に弾しうる利点を有する。

以上の実施例の説明からもわかるように、本発明はこれらの実施例に限らず種々の態様で実施をすることができる。例えば、試験用表示手段の試験用表示素子に行ないしは列方向に並ぶ画素に対応する表示を一斉にさせた後は、フォトセンサや光センサアレイを用いて自動的にその表示内容を検出する必要がとくにあるわけではなく、最も簡

れか一方向に並んだ西素電極に対して共通に設け られた走査電極との間に表示騒動素子が両去ごと に接続されたアクティブマトリックス基板を試験 するに際して、基板内の他方向に並ぶ西素電極に それぞれ対応して試験用表示素子を設けてなる試 験用表示手段と禁他方向に並ぶ西素覚極のそれぞ れと同時に回路的に結合可能な西素電極結合手段 とを殴け、基板上の画素電極、表示駆動業子およ び走査電極の各直列回路に対して面素電極結合手 段および試験用表示手段の各試験用表示素子を直 列に接続して西葉電極結合手段を他方向に並ぶ各 西素電極と同時に結合した状態で所定の試験電圧 を加えるようにしたので、上記他方向である列な いしは行方向に並ぶ西素に対応する表示を試験用 表示手段内の試験用表示素子に一斉に行なわせて、 それらの表示状態から該所定方向に並ぶ茜素に対 する試験を同時にすませることができ、これによ ってアクティブマトリックス基板の試験に要する 途時間を従来の1/100 程度に短縮することができ る。試験用表示手段はいわば所定方向に並ぶ茜素

このような利点をもつ本発明によるアクティブマトリックス基板の試験方法は、表示パネル装置が大形化してその画素が増加するとともに上のコスト上および性能上の効果を発揮することができ、アクティブマトリックス方式の表示パネル装置の

ィブマトリックス券板を含む試験回路図である。 図において、

1:アクティブマトリックス基板、1a:ガラス 基板、2:水平走変電板、3:平電板、4:可動 治具、4a:探針、5:切換スイッチ、6:電機、20:表示 型機、7:試験電圧源、10:西素電板、20:表示 型動素子、21:2端子表示駆動素子、22:3端 素子、21:2端子表電極、31:制御線 素子、21:2端子表電極、31:制御線 素子、30:走変電極、31:制御線 最高。41~41a:試験 52: が方、50:西素電極結合手段、51:探針、52: ガラス板、52a:スペーサ、53:結合電極、54:誘 電体、55:金属条、55a:小突起、56:總線体、57: な電用ガス、60:切換スイッチ、70.71:試験監 放電、72:直流電源、73:検出低流、74:調整低下 30:光センサアレイ、81~8a:フォトダイイル 80:光センサアレイ、81~8a:フォトダイルス 80:光センサアレイ、81~8a:フォトダイルス 50:計算機、91:表示装置、CP:クロックパルス 50:計算機、91:表示装置、CP:クロックの 50:計算機、91:表示装置、CP:クロックの 50:計算機、91:表示装置、CP:クロックの 50:計算機、91:表示装置、CP:クロックの 50:計算機、91:表示装置、CP:クロックの 50:計算機、55:切換指令、Vt:試験電圧、である。

代理人作理士 山 口 真

今後の一階の発展に貢献することが期待される。 4. 図面の簡単な説明

第1図から第5図までが本発明に関し、第1図 は本発明によるアクティブマトリックス基板のは 験方法を西素電極結合手段として提針を用いた場 合について原理的に示すアクティブマトリックス 遊板を含む試験回路図、第2図は西柔性極結合手 段に容量結合を利用した実施例におけるアクティ ブ.マトリックス基板と画素電極結合手段との結合 状態を示す断面図、第3図は当該実施例における アクティブマトリックス基板を含む試験回路図、 第4図は西素電極結合手段に放電結合を利用した 実施例におけるアクティブマトリックス基板と画 煮電極結合手段との結合状態を示す断固図、第5 図は当袋実施例におけるアクティブマトリックス 蒸板を含む試験回路図である。 第6図は本発明の 対象であるアクティブマトリックス基板の表示温 動業子に2端子素子および3端子素子を用いた場 合の等価回路図である。第7図は従来のアクティ プマトリックス落板の試験方法を例示するアクテ







